Low quality sentence examples
お客様は、種々の物理法則ベースのシミュレーションやチップ設計に関する大量のデータ処理が可能となり、最適化によりコスト、性能、信頼性が改善されます。
Customers can process large amounts of data from different physics-based simulations and chip design data to drive optimizations that improve the cost, performance and reliability of 一方、チップ設計を手がけるQualcommは、世界各国の通信事業者15社と携帯電話機メーカーおよそ20社に対し、同社のGPSOne技術を提供している。
Meanwhile, chip designer Qualcomm is providing its GPS One technology to 15 carriers worldwide and around 20 handset manufacturers.チップ設計からEOLテストに至るあらゆる分野をサポートし、他に類を見ないテスト深度とテストカバレッジを実現した便利な無線方式も組み込まれています。
The convenient over-the-air method leads to an unmatched test depth and test coverage- supporting all areas from chip design to end of line testing.このシステムは、チップ設計からセンサ開発、および先進運転支援システムや自動運転車両全体のテストに至るまで、レーダーセンサ開発におけるすべての重要なステップに対応しています。
It covers all important radar sensor development steps: from chip design to sensor development to the testing of entire advanced driver assistance systems and autonomous vehicles.バース大学のチームは、数学、計算、およびチップ設計の組み合わせを使用して、神経細胞（ニューロン）が自然に行うことを回路形式で複製する方法を考え出しました。
A team from the University of Bath in the UK used a combination of maths, computation and chip design to come up with a way to replicate in circuit form what nerve cells(neurons) do naturally.同様のアプローチを、ソーシャルメディア[22]、旅行、生物学、コンピュータチップ設計、神経変性疾患の進行のマッピング[23][24]、そしてその他多くの分野における課題について取ることができる。
A similar approach can be taken to problems in social media,[5] travel, biology, computer chip design, mapping the progression of neuro-degenerative diseases,[6][7] and many other fields.また、同国の国有投資会社TemasekHoldings、台湾のチップ設計会社ElanMicroelectronics（義隆電子）、その他東南アジアおよび台湾に拠点を置く機関、ファミリーオフィス、ファンドからのコミットメントを確保した。
It secured commitments from Singapore state investor Temasek Holdings[TEM. UL], Taiwanese chip design firm Elan Microelectronics and other institutions, family offices and funds based in Southeast Asia and Taiwan.涼しい夜風アーケードアーケードでは、ポーチと三人の友は、ワインの小さなチップ設計の人生の物語を飲み、その後スタイルの蝉でよりエキサイティングなものをおいしい料理を飲みません。
In the cool night breeze arcade arcade, porch and three friends drank little chip design life story of wine and sipping delicious dishes in style cicadas nothing more exciting then.チップ設計シノプシスのデザイン・プラットフォームを使用することにより、消費電力、性能、面積、歩留りが最適化された高度なデジタル、カスタム、およびアナログ/ミックスドシグナル設計を短期間で開発できます。
Chip Design Using Synopsys 決済エコシステムに対する深い造詣と、コンタクトレスやエネルギー効率の高いチップ設計に関する専門知識とを組み合わせて、処理速度300ms以内という高速でセキュアなコンタクトレス決済をインフィニオンは実現します。
Combining a profound understanding of the payment ecosystem as well as expertise in contactless and energy-efficient chip design, Infineon enables fast and secured contactless payment with transaction speeds of 300 milliseconds and below.その最新のアーキテクチャと素晴らしいマルチコア拡張性により、ICValidatorは、小規模のアナログ設計を行うお客様から世界最大規模のデジタルチップ設計に取り組むお客様まで、ますます多くのお客様に選ばれているサインオフツールです。
Its modern architecture and excellent multi-core scalability make IC Validator the signoff tool of choice for a growing number of customers from those doing small analog フォームファクターのDRAM試験ソリューションのスケーラブルなアーキテクチャは、DRAMチップ設計の多数のピン、ウェーハサイズ、アーキテクチャに容易に適応し、電力の最適な利用と、小さな力での精密な接触を可能にします。
FormFactor DRAM test solutions' scalable architecture easily adapts to DRAM chip designs' ultra-high pin count, wafer sizes and architecture, and makes optimal use of power and low-force, precision contact.年12月6日、米国の主要チップメーカー、AppliedMaterials社の元幹部4人が、同社からチップ設計案を盗んで中国に会社を設立しようとしていると連邦裁判所から告発された。
On December 6, 2017, four former executives of a key U.S. chipmaker, Applied Materials, were charged by the federal court with stealing chip designs from the company and attempting to use them to set up a Chinese startup.革新的なチップ設計およびレイアウト技法により、ISOW784xファミリのデバイスは電磁環境適合性が大幅に強化されているため、システムレベルでESD、EFT、サージ、放射のコンプライアンスを容易に達成できます。
Through innovative chip design and layout techniques, electromagnetic compatibility of the ISO7810x device has been significantly enhanced to ease system-level ESD, EFT, surge, and emissions compliance.革新的なチップ設計およびレイアウト技法により、ISO7710-Q1デバイスは電磁気互換性が大幅に強化されているため、システム・レベルのESD、EFT、サージ、および放射のコンプライアンスを容易に達成できます。
Through innovative chip design and layout techniques, electromagnetic compatibility of the ISO7810x device has been significantly enhanced to ease system-level ESD, EFT, surge, and emissions compliance.革新的なチップ設計およびレイアウト技法により、ISO782xLLファミリのデバイスは電磁環境適合性が大幅に強化されているため、システム・レベルのESD、EFT、サージ、および放射に関するコンプライアンスを簡単に実現できます。
Through innovative chip design and layout techniques, the electromagnetic compatibility of the ISO7821LLS device has been significantly enhanced to ease system-level ESD, EFT, surge, and emissions compliance.この手法は、ICや他のチップ設計で採用されるナノメートルのスケールから、サーバー、無人航空機、およびその他の設計で見られるメートルのスケールまで、広範囲に対応したシミュレーションテクノロジーを提供する点でマルチスケールです。
The methodology is multiscale in that it provides simulation technologies that range from the nanometer scale, used in IC and other chip designs, to the meter scale, found in servers, unmanned aerial vehicles and other 多くのチップ設計・製造ソフトウェア。
Many chip design and manufacturing software.多くのチップ設計・製造ソフトウェア。
Lots of chip design and manufacturing software.この原則もまた、チップ設計に当てはまり得る。
Again, those principles can be applied to chip design.
