Examples of using Clock frequency in English and their translations into Japanese
{-}
-
Colloquial
-
Ecclesiastic
-
Computer
-
Programming
In the case of voltage and clock frequency changes, the PMU 28 may communicate the new settings to the clock/voltage control unit 32.
電圧及びクロック周波数が変化する場合に、ＰＭＵ２８は、クロック／電圧コントロールユニット３２へ新たな設定を通信する。As a result, he could not dynamically change his clock frequency.
その結果、彼は動的にクロック周波数を変更することができませんでした。ADC clock frequency can be typically supplied by an internal oscillator, or derived from an external source such as an external crystal.
通常、ADCクロック周波数は内部発振器によって供給するか、外部水晶などの外部ソースから得ることができます。Camera Control tab sheet depicts the default clock frequency of 30MHz the basis for this application note.
CameraControlのタブシートは30MHzのデフォルトクロック周波数を示しています(このアプリケーションノートの基本になっています)。You can easily lower the amplitudes of the fundamental and overtones by making the clock frequency vary with time.
クロックの周波数を時間とともに変化させることで、基本波とオーバトーンの振幅を簡単に減少させることができます。Crystal oscillator is used in conjunction with the phase-locked loop circuit to provide the system required clock frequency.
段階ロックされたループ回線と共に水晶発振子がシステムによって要求されるクロック周波数を提供するのに使用されています。The maximum dot clock frequency is 340MHz, maximum color depth is RGB 16 bit each.
最大RGB各16ビット、340MHｚのクロック周波数の出力が可能です。When in pipeline mode, the flash operates with a system clock frequency of up to 200 MHz.
パイプライン・モードでは、フラッシュは、最大220Hzのシステム・クロック周波数で動作します。The word length can be adjusted to accommodate a higher pixel/parallel clock frequency.
ワード長は調整されて、より高いピクセル/パラレルクロック周波数に適応します。When in pipeline mode, the flash operates with a system clock frequency of 80 MHz.
パイプライン・モードでは、フラッシュ・メモリは80MHzのシステム・クロック周波数で動作します。The LPDDR4x DRAM die, which operates at a clock frequency of up to 2133MHz2, provides an LVSTL_11 interface and features eight internal banks for concurrent operation.
FPGA(Field Programmable Gate Array) is a kind of semiconductor that has the feature that circuit composition such as logic, wiring, clock frequency, I/ O voltage can be changed even after manufacturing.
FPGA(FieldProgrammableGateArray)は、製造後でもロジックや配線、クロック周波数、I/O電圧などの回路構成を変更できるという特長を持つ半導体の一種です。Output Master Clock Frequency: 256fs 9. Serial μP Interface:
OutputMasterClockFrequency:256fs9.シリアルμPインタフェース:3線シリアル,Acpi-cpufreq, on the other hand, reduces voltage along with CPU clock frequency, allowing less power consumption and heat output for each unit reduction in performance.
その反面、acpi-cpufreqはCPUのクロック周波数と共に電圧も低減しますので、パフォーマンスの低減レベル毎に少ない電力消費と低発熱を可能にします。A typical ADC sample clock frequency of 8.192MHz(24.576MHz/3) is a tradeoff between satisfying the Nyquist criterion with margin and reducing power consumption by selecting a low frequency. .
標準的なADCサンプルクロック周波数8.192MHz(24.576MHz/3)は、マージン付きのナイキストの基準を満たすことと、低周波を選んで消費電力を削減することとのトレードオフになります。The EV kit also provides header pins to configure the clock frequency multiplier, the magnitude of the spread spectrum, and a means to disable the spread spectrum feature.
また、このEVキットはクロック周波数逓倍器、スペクトラム拡散の大きさ、およびスペクトラム拡散機能のディセーブルを設定するためのヘッダピンを提供します。While software engineers require a design prototype running at high clock frequency, hardware designers continue to ask for more and more debug probes and controllability.
ソフトウェアエンジニアが要望するのは高いクロック周波数で動作するデザインのプロトタイプですが、ハードウェア設計者はデバッグプローブと制御性の高さをどこまでも求めます。The timing can be adjusted by selecting a NTSC/PAL black burst signal or a HD tri-level sync signal whose clock frequency is the same as in the SDI output format.
NTSC/PALブラックバースト信号、またはSDI出力のフォーマットと同系統のクロック周波数のHD3値同期信号を選択し、タイミングを可変できます。Dithering" the clock frequency about some narrow range around the desired clock rate produces a wider spectrum with spectral lines which have lower energy per hertz than the single tone.
希望のクロックレート周辺のある狭い範囲についてクロック周波数を「ディザ(重畳)」することによって、シングルトーンよりもHz当りのエネルギが低いスペクトルラインを持つ、より広いスペクトラムが生成されます。The higher the clock frequency- typically expressed in MHz(millions of cycles per second)- the faster data can be extracted from the sensor, enabling a faster frame rate.
一般的には、MHz(1秒間に100万回)で表されるクロック周波数が高くなればなるほど、センサからすばやくデータを抜き出すことができ、フレームレートを速くすることが可能。
