DATA PATH in Japanese translation

• データパス
• データ経路

Examples of using Data path in English and their translations into Japanese

Cost and power optimized IP portfolio- Invest your time in differentiating your products by leveraging our portfolio of standard connectivity and data path IP, designed from the ground up for low cost and power consumption.
コストおよび電力最適化IPポートフォリオ-コストと消費電力を節約するよう設計された規格接続とデータパスIPのポートフォリオを活用して、製品の差別化をすることに時間を費やしましょう。

Features such as advanced error correction and end-to-end data path protection ensure data is protected as it is written to the SSD, regardless of the software-defined solution you choose for your storage platform.
高度なエラー訂正やエンドツーエンドのデータパス保護などの機能により、ストレージプラットフォーム用に選択したソフトウェア定義のソリューションに関係なく、SSDへの書き込み時にデータが保護されます。

Low cost connectivity, control and power management- Complement your data path ASICs and ASSPs with industry leading low density FPGA, ultra low density CPLD and mixed-signal power management products.
低コスト接続、制御および電力管理-業界をリードする低密度FPGA、超低密度CPLD、複合信号の電力管理製品で、データパスASICおよびASSPを補完します。

Record data path:(Optional) Enter a full path to any external data files that are required by the code snippets in the suite.
任意）Recorddatapathにレコードのデータパスを入力します。ここには、スイート内のコードスニペットが必要とする外部データファイルのフルパスを入力します。

The idea is to replace the standard OVS kernel data path with a DPDK-based data path, creating a user-space vSwitch on the host that uses DPDK internally for its packet forwarding.
標準のOVSカーネルデータパスをDPDKベースのデータパスに置き換えて、内部でDPDKをパケット転送に使用するユーザー空間のvSwitchをホストに構築するという概念です。

Of course, if the content is mislabeled and the data path cannot accept the actual content, this may result in ultimate delivery of a severely garbled message to the recipient.
当然ながら、内容が誤ってラベル付けされ、かつデータ経路がその実際の内容を受け入れられない場合、それは最終的にまったく誤ったメッセージを受信者へと配送することになる可能性がある。

It used microcode as the main method to control the data path, but unlike other designs of the time, many instructions took only one cycle to execute.
マイクロプログラム方式でデータの経路を制御するが、当時の他の設計とは異なり、ほとんどの命令は実行に1サイクルしかかからない。

If you saved the combined data in a. TXT or. DAT file, do not forget to log the data path of the matrix file.
結合したデータを.TXTまたは.DATファイルに保存している場合、マトリックスファイルのデータパスをログ記録することを忘れないでください。

use a 64-bit data path.
はモジュールの両側に電気的接点を配置して、64ビットのデータパスを使用するメモリーモジュールです。

SIMM- Single in-line memory modules(SIMM) have redundant contacts on both sides that use a 32-bit data path.
SIMM-SIMM(SingleIn-lineMemoryModule)はモジュールの両側に冗長な接点が配置されているメモリーの一種で、32ビットのデータパスを使用します。

This allows I/O service continuation after removal of old data storage device, because another data path keeps communication alive with the migration target device.
TherebyallowingforthecontinuationoftheI/Oserviceafterremovaloftheolddatastoragesystem.なぜならば、別のデータパスが移行ターゲット装置との通信を稼働状態に維持するからである。

The on-board jitter attenuator(selectable to either 32 bits or 128 bits) can be placed in either the transmit or receive data paths.
内蔵のジッタアッテネータ(32ビットまたは128ビットのいずれかに対して選択可能)は、送信か受信データ経路のいずれかに配置できます。

As the working environments are harsh, the data paths need to be robust and reliable.
作業環境は過酷であるため、データ経路は堅牢性と信頼性が必要です。

If the data is sample data, the$SAMPLE_DATA path variable is automatically used in the path..
サンプルデータをデータとして使った場合、パスに自動的に$SAMPLE_DATAパス変数が含まれます。

Three independent data paths(PCI to VMEbus, VMEbus to PCIi, and DMA) exist to enable effective, high-performance data transfers to occur within the VME bus system.
つの独立したデータパス（PCIからVMEバス、VMEバスからPCI、DMA）を備えており、VMEバスシステムにおける効果的で高性能なデータ伝送を実現します。

Dual, differential, PECL-compatible output data paths ensure easy interfacing and include an 8:16 demultiplexer feature that reduces output data rates to one-half the sampling clock rate.
デュアル差動PECLコンパチブル出力データ経路により、インタフェースが容易になり、また、出力データ速度をサンプリングクロック速度の半分に低減する8:16デマルチプレクサを備えています。

PCI- peripheral component interconnect- PCI is a local bus that supports 32-and 64-bit data paths, providing a high-speed data path between the processor and devices such as video, drives, and networks.
PCI―peripheralcomponentinterconnect―PCIは、32ビットおよび64ビットのデータ経路をサポートするローカルバスで、プロセッサとビデオ、各種ドライブ、ネットワークなどのデバイス間に高速データ経路を提供します。

Data paths to main memory and I/O are highly optimized by the use of six memory channels per processor which support DDR4 memory.
メインメモリとI/Oへのデータパスは、プロセッサあたり6つのメモリチャネルの使用によって高度に最適化されており、DDR4メモリをサポートしています。

The principles of the complex transmitter and receiver only hold true when the phase and amplitude requirements of the I and Q data paths are met.
ゼロIFを採用する場合の制約複素トランスミッタ/レシーバの原理は、I/Qのデータ・パスにおける位相と振幅の要件が満たされている時だけ成り立ちます。

Unlike a CPU which is essentially serial(with a few parallel elements) and has fixed-size instructions and data paths(typically 32 or 64 bit), the FPGA can be programmed to perform many operations in parallel, and the operations themselves can be of almost any width, large or small.
本質的にシリアル（いくつかのパラレル要素）で、固定サイズの命令とデータパス（通常32または64ビット）を持つCPUとは異なり、FPGAは多くのオペレーションを並列に実行するようにプログラムでき、ほとんどすべてのデータ幅、データ大小を操作できます。