Examples of using Instruction set in English and their translations into Japanese
{-}
-
Colloquial
-
Ecclesiastic
-
Computer
-
Programming
The 32-bit Thumb instruction set achieves the high performance of ARM code and better code density like 16-bit Thumb code.
ビットThumb命令セットでは、ARMコードの高パフォーマンスと、16ビットThumbードと同様の優れたコード密度を実現しています。Android ABI Support Due to some instruction set limitations, we do not support the armeabi ABI setting. .
AndroidABIサポートいくつかの命令セットに制限があるので、armeabiABI設定をサポートしていません。The MMXTM instruction set adds 57 opcodes and a 64-bit quadword data type, and eight 64-bit registers.
MMX®テクノロジー命令セットには、57のオペコード、64ビット・クワッドワード・データ型、および8個の64ビット・レジスターが追加されました。The computer must be modern enough to support the SSE2 instruction set.
コンピューターは、SSE2命令セットを十分サポートできる新しいものでなければなりません。X86 or x64 processor with a clock speed of 1 GHz and supports SSE2 instruction set.
ギガヘルツのクロック速度とを持つx86またはx64プロセッサは、SSE2命令セットをサポートしています。Another early 8-bit microprocessor was the Signetics 2650, which enjoyed a brief flurry of interest due to its innovative and powerful instruction set architecture.
他の初期の8ビットマイクロプロセッサとしてSigneticsの2650がある。その一風変わったパワフルな命令セットは一時関心を集めた。The most significant one is the MOVNTI instruction from the Intel® Streaming SIMD Extensions 2(SSE2) instruction set.
その最も重要なものが、インテル®ストリーミングSIMD拡張命令2(インテル®SSE2)のMOVNTI命令です。the Intel EM64T CPU support this instruction set.
IntelEM64TCPUはこの命令セットをサポートしています。The MAXQ system register map consists of the registers present in all MAXQ20-based processors and additional decodes to implement the instruction set.
MAXQシステムレジスタマップは、MAXQ20ベースのすべてのプロセッサ内にあるレジスタと、命令セットを実装する追加デコードから構成されます。This chip had a 16-bit external databus, a 24-bit external address bus, and a full 32-bit instruction set.
このチップは16ビット外部データバスを持ち、24ビット外部アドレスバスを持ち、当初から完全な32ビット命令セットを持っていた。The T1 is a new-from-the-ground-up SPARC microprocessor implementation that conforms to the UltraSPARC Architecture 2005 specification and executes the full SPARC V9 instruction set.
T1は全く新しく設計されたSPARCマイクロプロセッサの実装で、UltraSPARCArchitecture2005specificationに準拠し、完全なSPARCV9命令セットを実行する。Intel's MMX technology is an extension of the Intel architecture(LA) instruction set.
IntelのMMXテクノロジは、Intelアーキテクチャ(IA)の拡張命令セットです。In 2010, a group of professors at Berkeley created their own RISC instruction set to use in class.
しかし2010年、バークレー校に所属するある研究グループが独自のRISC命令セットを開発し、授業で使用した。Then, spend a year memorizing every microprocessor instruction set ever used in a production chip.
それから、チップ上の生産でこれまでに使われたあらゆるマイクロプロセッサーの命令セットの記憶に1年間を費やすこと。Refer to the MAXQ Family User's Guide for a detailed description of the architecture, instruction set, addressing modes, and core registers of the MAXQ microcontroller family.
Minimal instruction set computers(MISC) are a form of stack machine, where there are few separate instructions(16-64), so that multiple instructions can be fit into a single machine word.
MISC(MinimalInstructionSetComputer)はスタックマシンの一種であり、命令数は非常に少なく（16から64種）、1ワードに複数の命令を格納可能となっている。In 1985, Intel released the 80386, the first x86 microprocessor with a 32-bit instruction set and a memory management unit with paging.[5].
年、Intelは32ビット命令セットおよびページングによるメモリ管理機能を備えた初のx86プロセッサとなる80386をリリースした[7]。What matters is all the infrastructure around the instruction set, and x86 has all that infrastructure… at a lot of different levels.
しかし、最終的には「肝心なのはインフラ周辺やインストラクションセット全てで、x86はその全てのインフラを…多くの様々なレベルで持っているんだ。A stable implementation of the LLVM instruction set, which serves as both the online
LLVM命令セットの安定した実装;これは、オンラインとオフライン両方のコード表現提供し、アセンプリ(ASCII)As members of the MAXQ® family of 16-bit, reduced instruction set computing(RISC) μCs, the MAXQ7665A-MAXQ7665D are ideal for low-cost, low-power, embedded applications such as industrial controls, and building automation.
ビット、RISC(ReducedInstructionSetComputing)μCのMAXQ®ファミリの製品として、MAXQ7665A~MAXQ7665Dは、産業制御、およびビル自動化などの低コスト、低電力、組込みアプリケーションに最適です。
