MULTICORE in Japanese translation

• マルチコア
• multicore

Examples of using Multicore in English and their translations into Japanese

The"number of cores= max load" Rule of Thumb: on a multicore system, your load should not exceed the number of cores available.
CPUコアの数==ロードの最大値”基準：マルチ・コアのシステムでは、ロードは使用できるコアの数を超えるべきではありません。

A multicore network processing unit(NPU) subsystem, combined with hardware acceleration and the integration of all standard features into a single device, make the Intel AnyWAN SoC GRX350 Series and GRX550 Series powerful and compact gateway-on-a-chip solutions.
マルチコア・ネットワーク・プロセシング・ユニット(NPU)サブシステム、ハードウェア・アクセラレーション、すべての標準機能を単一のデバイスに統合したインテル®AnyWANTMSoCGRX350/GRX550シリーズは、パワフルでコンパクトなゲートウェイ・オン・チップ・ソリューションです。

To her"feet" gently clinging white bells, almost black geraniums'Mourning Widow', multicore and primroses with pink and orange flowers.
彼女の「足」に優しく白い鐘、ほとんど黒ゼラニウム「ウィドウを追悼」、mnogoryadnikiとピンクとオレンジの花でサクラソウをしがみつきました。

The main system for this application can utilize a MAX77714 complete system PMIC with 13 regulators, 8 GPIOs, real-time clock, and flexible power sequencing for multicore applications.
このアプリケーションのメインシステムは、13のレギュレータ、8つのGPIO、リアルタイムクロック、およびマルチコアアプリケーション用の柔軟な電源シーケンスを備えた完全なシステムPMICのMAX77714を利用することができます。

During bypass integration, the ECU Interface Manager automatically ensures data consistency even across core boundaries, keeping the complexity of multicore software away from the user.
バイパス統合の段階では、ECUInterfaceManagerはコアの境界をも越えたデータの一貫性を自動的に確保し、マルチコアソフトウエアの複雑性を最小化します。

Complex new computing architectures are becoming increasingly difficult to program manually. Silexica has been developing the SLX programming tools since its launch in 2014 to analyze how software runs on these new heterogeneous multicore processors and provide deep system-level understanding for developers.
Silexicaは2014年の設立以来、これらの新しい異種マルチコア・プロセッサでソフトウェアがどのように動作するかを解析し、開発者がシステムを深く理解できるようにするために、SLXプログラミング・ツールを開発してきました。

Yet these ASIPs provide software programmability, thus permitting changes in specifications and extending the revenue lifetime of the SoC.- Our multicore design tools enable parallellization of software code, with efficient load balancing, synchronization and communication between processors.
これらのASIPはソフトウェアの柔軟性があるため、仕様の変更やSoCのライフタイムを伸ばすことができます。-我々のマルチコア設計ツールは、プロセッサ間の効率的なロードバランス、同期化、通信とともにソフトウェアコードの並列化を可能にします。

Current stateRSDFT was optimized for a massively parallel multicore architecture and achieved an effective performance of 3.08 petaflops(execution efficiency 43.6%) in calculations for a 100,000 atom silicon nanowire conducted using 70% of the overall resources on the K computer.
現状-----RSDFTを超並列マルチコア・アーキテクチャのコンピュータに対して最適化し、スーパーコンピュータ「京」上で全体のリソースの70%を用いて行ったシリコン・ナノワイヤの10万原子計算において、実効性能3.08ペタフロップス(実行効率43.6%)というパフォーマンスを達成しました。

From the ongoing Macworld in San Francisco makes its way a rumor that he would like the next iPhone is equipped with a quad-core processor, equipped with a 3.0 firmware and a new GPU multicore Imagination Technologies, the PowerVR SGX543.
サンフランシスコで進行中のマックワールドは、その方法を作るから、彼は次のiPhoneをご希望のうわさは3.0ファームウェアと新しいGPUのマルチコア·イマジネーションテクノロジーズ、PowerVRのSGX543を搭載したクアッドコアプロセッサを搭載しています。

Architecture Design CoStart Services More than tool-clicks, Synopsys CoStart services provide methodology guidelines and examples for Platform Architect including comprehensive design data illustrations that help educate users on Synopsys' state-of-the-art multicore architecture design flow.
アーキテクチャ設計CoStartサービスシノプシスのCoStartサービスは、単なるツールの提供にとどまらず、包括的な設計データ例を含む、PlatformArchitectに対応したメソドロジのガイドラインや例を用意し、最先端のマルチコア・アーキテクチャ設計フローに関するトレーニングをご提供しています。

We wrote a single copious-parallelism implementation in OpenCL and assessed it on four very different architectures: an NVIDIA GeForce Titan GPU, an AMD Radeon 7970 GPU, an Intel Xeon E5-2690 multicore CPU, and an Intel Xeon Phi 5110P MIC.
我々は、OpenCLで単一の多量並列処理の実装を書き、4つの非常に異なるアーキテクチャ上でそれを評価した：NVIDIAGeForceTitanGPU、AMDRadeon7970GPU、IntelXeonE5-2690マルチコアCPU、およびInetlXeonPhi5110PMIC。

MPO/MTP trunk multicore cable assemblies facilitate rapid deployment of high density backbone cabling in data centers and other high fiber environment, reducing network installation or reconfiguration time and cost, they are used to interconnect cassettes, plane or fan outs.
MPO/MTPのトランクのマルチコアのケーブル会議はデータセンタでケーブルで通信する高密度背骨の急速な配置を促進し、カセット、平面を相互に連結するかまたは出口に送風するのに他の高い繊維の環境、ネットワークの取付けか再構成時間および費用減らして、使用されています。

Sun Java System Web Server 7.0 is a multithreaded, multiprocess application that can be run in either 32-bit or 64-bit mode, delivering high performance for dynamic and secure content and superior scalability of more than 100,000 simultaneous connections on multicore, Chip Multithreading(CMT) systems.
SunJavaSystemWebServer7.0はマルチスレッドおよびマルチプロセス型のアプリケーションであり、32ビットまたは64ビットモードでの動作が可能です。動的コンテンツやセキュリティー保護されたコンテンツを配信するための高いパフォーマンスと、マルチコアのChipMultithreading(CMT)システム上で10万を超す同時接続をサポートする卓越したスケーラビリティーを備えています。

Multicore.
マルチコア。

Multicore Support.
マルチコアサポート。

Multicore Acceleration Architecture.
マルチコア高速化アーキテクチャ。

Multicore optical fiber.
マルチコア光ファイバ。

Multicore optical fibers.
マルチコア光ファイバ。

XS1 xCORE Multicore Microcontroller.
XCOREマルチコアマイクロコントローラ。

Multicore Application Subworking Group.
マルチコア適用委員会報告。