PARASITIC CAPACITANCE - 日本語 への翻訳

• 寄生容量

英語 での Parasitic capacitance の使用例とその 日本語 への翻訳

The parasitic capacitance C2 is charged, energy is stored in the parasitic inductances L1 to L5, and when the voltage at the switching node becomes equal to VIN, the energy stored in L1 to L5 causes resonance together with C2, and large ringing occurs.
寄生容量C2が充電され、寄生インダクタンスL1~L5にエネルギーが蓄えられ、スイッチングノードの電圧がVINと等しくなった時に、L1~L5に蓄えられエネルギーがC2と共振を起こし、大きなリンギングが発生します。

that the current value can be changed to a predetermined current value even if the parasitic capacitance of the source signal line 18 is increased 10 times.
byincreasingthecurrentvalue10timescanbeshortenedtonearlyone-tenth.またはソース信号線１８の寄生容量が１０倍になっても所定の電流値に変化させることができるということを示している。

Hence up to the resonance frequency, the inductive characteristic inherent in the inductor(in which the impedance increases as the frequency rises) is exhibited, but beyond the resonance frequency, the influence of the parasitic capacitance becomes dominant, and a capacitive characteristic(in which the impedance decreases as the frequency rises) is exhibited.
したがって、共振周波数まではインダクタ本来の誘導性特性(周波数が高くなるにつれてインピーダンスが増加)を示しますが、共振周波数以降は寄生容量の影響が支配的になり容量性特性(周波数が高くなるにつれてインピーダンスが減少)を示します。

In an ideal inductor, the impedance rises linearly with rising frequency, but in actuality, as indicated by the equivalent circuit, a parasitic capacitance EPC is present in parallel with the inductor, and so a self-resonance phenomenon occurs.
理想インダクタでは、周波数が高くなるにつれて直線的にインピーダンスが高くなりますが、実際のインダクタには等価回路が示すように寄生容量EPCが並列に存在するため自己共振現象が発生します。

The gate parasitic capacitance is essentially something that is present and cannot be adjusted, and so, given that the gate parasitic capacitance is present as a fixed quantity, and taking the low-side gate impedance to be a cause of ΔVgs, we consider the external gate resistance Rg, which can be adjusted.
ゲート寄生容量に関しては根本的に存在しているものであり調整はできないので、ゲート寄生容量は一定量存在するとして、ローサイドのゲートインピーダンスを⊿Vgsの因子とし、調整可能な外付けゲート抵抗Rgを検討します。

In the following example, when a rectifying diode is turned off(when the high-side switch is on), the RC snubber circuit discharges the electric charge accumulated in the diode junction, the parasitic inductance, the parasitic capacitance, and the inductance in the PCB trace, converting the voltage into heat through a resistance to reduce spikes.
下記の例では、整流ダイオードがオフ(ハイサイドスイッチがオン)するときに、RCスナバ回路がダイオードの接合部、寄生インダクタンス、寄生容量、PCBパターンのインダクタンスに蓄積された電荷を放電し、抵抗で熱に変換することによってスパイクを低減します。

As the curves indicate, the parasitic capacitances are roughly the same, and the characteristics are also similar.
各曲線が示す通り、該当寄生容量は同程度で特性も近似しています。

In addition, the CHOP and CHOP' clocks are coupled to the differential input pins through parasitic capacitances associated with the switches.
さらに、CHOPおよびCHOP'クロックは、スイッチ回路の寄生容量を通じて差動入力ピンに結合されます。

The noise is caused by charging and discharging of parasitic capacitances within the power supply during its operating cycle.
ノイズが充電し、その動作サイクル中に電源内の寄生容量の放電によって引き起こされます。

As can be inferred from the actual capacitance values in the graph on the left, the parasitic capacitances are about the same.
左の図の直接的な容量値から推量できるように、同程度の寄生容量を示しています。

Here we have explained parasitic capacitances, which are dynamic characteristics of MOSFETs.
今回は、MOSFETの動特性の一つである寄生容量について説明しました。

In an actual circuit, there are parasitic capacitances and inductances in the PCB, and when a switch is turned on and off, high-frequency ringing occurs, as indicated in the diagram.
実際の回路には、プリント基板の寄生容量やインダクタンスが存在し、スイッチのオン時およびオフ時にイメージ図のような高周波のリンギングが発生します。

Switching Speed and Parasitic Capacitances in Full-SiC Power Modules The characteristic switching speed and parasitic capacitances of a full-SiC power module, which are related to ringing and rising of gate voltages, are here compared with conventional IGBT power modules.
フルSiCパワーモジュールのスイッチング速度と寄生容量ゲート電圧のリンギングや持ち上がりに関係する、フルSiCパワーモジュールのスイッチング速度と寄生容量の特徴を、既存のIGBTパワーモジュールとの比較から確認します。

In 1966, Robert W. Bower realized that if the gate electrode was defined first, it would be possible not only to minimize the parasitic capacitances between gate and source and drain, but it would also make them insensitive to misalignment.
年にBowerは、最初にゲート電極を定義するとゲートとソース/ドレイン間の寄生容量を最小化できるだけでなく、ズレが無くなることを示した。

The new film also delivers an industry-leading k-value of 2.2, which reduces unwanted, or parasitic, capacitance in interconnects and allows chipmakers to boost the electrical performance of their devices.
この新しい薄膜は、業界トップの低誘電率(k値)2.2を実現し、回路の不要な容量(寄生容量)を低減してデバイスの電気特性を向上させることができます。

This type of parasitic capacitance is called intra-winding capacitance..
これは巻線間容量と呼ばれる寄生容量です。

The parasitic capacitance of the first transistor 101 can be reduced.
ブートストラップ動作ができ、第１のトランジスタ１０１の寄生容量を小さくできる。

The source signal line 18 has a parasitic capacitance(not shown).
ソース信号線１８には寄生容量（図示せず）が存在する。

In the grounding technique discussed here, the parasitic capacitance can be neglected.
ここで述べる接地手法では、寄生容量を無視することができます。

The third-harmonic frequency is attenuated through the parasitic capacitance in the choke inductor.
第3高調波周波数は、チョークインダクタ内の寄生容量を利用して減衰されます。