PHASE NOISE - 日本語 への翻訳

• 位相ノイズ
• 位相雑音
• フェーズノイズ
• 段階の騒音
• 相ノイズ
• phase noise

英語 での Phase noise の使用例とその 日本語 への翻訳

This shows a direct comparison of how much reference phase noise appears on the output of PLL1.
これによって、PLL1の出力にリファレンス位相ノイズがどれだけ現れるかを直接比較することができます。

The in-band(inside the PLL loop filter bandwidth) phase noise is directly influenced by the value of N.
帯域内(PLLのループ・フィルタの帯域幅内)の位相ノイズは、Nの値から直接影響を受けます。

ADIsimCLK calculates broadband jitter, which integrates the phase noise above a 1-kHz offset.
ADIsimCLKは、1kHz以上のオフセットに対する位相ノイズの積分値として広帯域ジッタを計算します。

The bandwidth and phase noise of this internal VCO directly affect the wideband phase noise of the overall output.
この内部VCOの帯域幅と位相ノイズは、出力全体の広帯域位相ノイズに直接影響します。

Low phase noise depends on the resonator and the active element.
位相ノイズの低下は、発振子および回路の能動素子にかかっています。

Figure 4. Note that in each graph presented, the phase noise follows the expect 20dB per decade roll-off.
図4.ここに示した各グラフでは、位相ノイズが予想どおり20dB/decadeの減衰となっていることがわかります。

The phase noise is flat from 0 Hz to the smallest frequency offset, and from the largest frequency offset to fs/ 2.
位相ノイズは、0Hzから最小の周波数オフセットまでと、最大の周波数オフセットからfs/2までフラットです。

Phase noise is proportional to the main synthesizer divider value N.
位相ノイズは、主シンセサイザ分周器の値(N)に比例します。

With all sources properly considered, phase noise can be analyzed and managed, and the signal chain designed right the first time.
全てのノイズ源について正しく考慮すれば、位相ノイズを解析/管理し、シグナル・チェーンを最初から正しく設計することが可能になります。

This helps to reduce the phase noise of the input clock source.
このため、入力クロックソースの位相ノイズを低減することができます。

The setup parameters are listed below along with the phase noise plots for both configurations.
この両方の構成について、セットアップのパラメータを位相ノイズのグラフとともに以下に掲載します。

All phase noise integrated together becomes the phase-noise power, which can be compared to the fundamental power.
すべての位相ノイズが統合されて位相ノイズ電力となり、基本電力と比較することが可能です。

The phase noise of a clock frequency influences DAC and makes the time interval irregular. This phenomenon is called jitter see the figure below.
このクロック周波数の位相雑音がDACの変換精度に影響を与えることで、時間間隔が不規則となります。

The DS4077 is designed for use with applications requiring low phase noise and jitter.
DS4077は、低い位相ノイズとジッタが必要なアプリケーションで使用するために設計されています。

Next, test setup options were considered for residual phase noise measurements.
次に、残留位相ノイズを測定するためのテスト用の設定について検討しました。

Absolute phase noise is the total phase noise measured in the system.
絶対位相ノイズとは、システム内で測定されるトータルの位相ノイズのことです。

Consequently, the practical way to measure the phase noise uses a setup that eliminates the spectrum energy at fC.
したがって、位相ノイズを測定する実用的な方法はfCのスペクトラムエネルギを除去する試験構成を使用します。

Objective Optimize the MAX2309 evaluation kit for LO phase noise as measured at the LO buffer output.
目的MAX2309評価キットを低位相ノイズ雑音用に最適化する(LOバッファ出力で測定)。

This view is useful in calculating the loop gain, oscillation amplitude, and phase noise.
この見方は、ループ利得、発振振幅および位相ノイズを計算するときに有用です。

The type of products is featured with low jitter and low phase noise characteristics since it doesn't include a voltage regulator.
電圧レギュレーターを内蔵していないため、低ジッター、低位相ノイズで動作します。